由矽谷華人許富菖創立的記憶體設計公司 NEO Semiconductor 23日宣布，其新一代記憶體技術3D X-DRAM已完成概念驗證（Proof of Concept, POC），在 3D 記憶體發展上取得重要進展，為邁向新世代高容量記憶體解決方案的重要里程碑，亦有望強化台灣在全球記憶體產業供應鏈中的角色與影響力。

NEO 表示，3D X-DRAM 採用記憶體單元垂直整合架構，突破傳統記憶體容量擴展限制。該技術可望應用於高頻寬記憶體（HBM）、DDR，以及人工智慧（AI）與高效能運算（HPC）等領域。相較於現行 HBM 需逐層堆疊 DRAM 晶片的方式，NEO 的創新做法如同「千層糕」，更接近「一體成形」的 3D 結構，有助於提升整合效率並優化成本。

NEO 同時宣布，已獲得由宏碁（2353）創辦人施振榮領軍的策略性投資，將用於後續技術研發與產品化推進。施先生為全球知名科技創業家，對電腦產業發展具有深遠影響，其參與不僅代表對 NEO 技術與願景的高度肯定，也將加速公司在新一代記憶體領域的發展。

施振榮表示：「很高興矽谷華人在此領域的創新技術有所突破，在NEO與陽明交大(NYCU)產學創新研究學院(IAIS)及國家實驗研究院台灣半導體研究中心(NIAR-TSRI)攜手合作下，期待借重台灣的半導體產業的基礎與實力，把這項創新技術商品化，將台灣在記憶體產業的設計能力缺口給補起來，讓台灣在記憶體產業也能對全世界有更大的影響力。」

陽明交大資深副校長暨產學創新研究學院（IAIS）院長、台積電（2330）前技術長孫元成表示：「此次合作成果展現產學合作的價值，並成功驗證NEO的新型記憶體架構在實際製程條件下的可行性，對推動下一世代記憶體技術具有重要意義，同時也凸顯台灣在半導體研發與驗證上的整合優勢。IAIS 將持續透過『產學共創』機制，推動台灣在創新技術與人才培育的長期發展。」

NEO 指出，本輪資金已成功支持 POC 開發，未來將持續推進多層記憶體架構優化，以及與國際記憶體廠商的合作拓展。目前公司已與多家半導體廠商展開交流，推動 3D DRAM 技術朝實際產業應用邁進。

本次測試晶片由 NEO 與陽明交大產學創新研究學院共同開發，並於國家實驗研究院台灣半導體研究中心完成製作與測試。NEO 表示，元件已完成電性與可靠度驗證，關鍵性能指標達 DRAM 等級，並展現邁向量產的潛力。

NEO 創辦人暨執行長許富菖(Andy Hsu)表示：「傳統 DRAM 正面臨電容微縮極限與容量需求攀升的雙重挑戰，而 3D X-DRAM採用無電容架構，結合成熟的 3D NAND 製程，提供高容量且可擴展的 3D 垂直堆疊解決方案。」

他指出，測試晶片已驗證可透過既有 3D NAND 製程製造，採用成熟設備與低成本多晶矽材料。在 POC 測試中，該技術展現小於 10 奈秒的讀寫延遲，並在 85°C 操作條件下超過 1 秒的資料保持能力。隨著 3D NAND 已實現超過 300 層堆疊，沿用成熟製程有助於加速 3D DRAM 的實現。「NEO 目前正與全球領先的記憶體與半導體公司積極洽談潛在的共同開發機會，我們認為此技術非常適合透過授權與合作模式，推動下一世代 AI 記憶體解決方案落地。」

產業分析師亦高度肯定此項成果的重要性。TechInsights 資深技術院士暨資深副總裁 Jeongdong Choe 表示：「在這個關鍵時刻，NEO Semiconductor 已取得重大突破。隨著傳統 DRAM 微縮逐漸逼近極限，產業正加速轉向 3D 架構與新型記憶體單元技術，以滿足 AI 與資料密集型應用快速成長的需求。NEO 的矽晶 POC 展現了從理論走向實際可行性的重大突破。其電性與可靠度數據令人振奮，且符合邁向垂直堆疊記憶體的產業發展趨勢。如同過去十年產業從平面 NAND 轉向 3D NAND，我們正見證 3D DRAM 新時代的開端，突破傳統微縮限制。看到這項願景逐步成為現實，令人相當振奮。」

3D X-DRAM 的概念驗證，不僅展現創新記憶體架構的潛力，也驗證以成熟製程實現先進記憶體技術的可行性。隨著 AI 與高效能運算需求快速成長，記憶體容量與頻寬已成為系統效能的關鍵瓶頸，NEO 強調，3D X-DRAM 有潛力成為下一世代 AI 記憶體的關鍵技術。